ゲート長とは トランジスタの電流の通り道をまたぐゲートの長さ、12nm前後で頭打ちの予測
ゲート長は、トランジスタの中で電流の通り道をまたぐゲートの長さです。IEEEの国際ロードマップ(IRDS)の2021年版は、実際の通り道の長さが12nm前後で縮まらなくなると予測しています。
- ゲート長は、ソースとドレインの間でゲートが覆う部分の長さで、電流の通り道(チャネル)の長さにほぼあたります。
- 短くすると切り替えが速くなる一方、電源を切っても電流が漏れやすくなります。
- インテルの1971年の4004は10µmの製造技術でした。2021年の第12世代のCoreは「Intel 7」で作られています。
- IRDSの2021年版は、チャネル長は12nm前後、ゲートの間隔は38nmで縮小が止まると見込みます。
ゲート長は、トランジスタのソース(電流の入口)とドレイン(出口)の間で、ゲート電極が覆っている部分の長さです。ゲートに電圧をかけると、この下に電流の通り道ができます。電子が渡る距離がゲート長で決まるため、半導体の微細化では長く中心の寸法として扱われてきました。
短くすると何が変わるか
ゲート長を短くすると、電子が通り抜ける時間が短くなり、トランジスタは速く切り替わります。同じ面積に並べられるトランジスタの数も増えます。一方で、ソースとドレインが近づきすぎると、ゲートが通り道を押さえきれなくなります。電源を切ったつもりでも電流が流れる「短チャネル効果」です。
対策として、ゲートで通り道を囲む形が広がりました。インテルは2011年5月、22nmの世代で、ゲートが細いひれ状のシリコンの3面を覆うトランジスタを発表しました。32nmの平面型と比べ、低い電圧で最大37%速く、同じ性能なら電力は半分未満になるとしています。今の世代では、ゲートが通り道の4面を囲むGAA(ゲート・オール・アラウンド)に移っています。
数字で見る変化
| 年 | 項目 | 数字 | 出典 |
|---|---|---|---|
| 1971年 | 4004の製造技術(リソグラフィー) | 10µm | インテル |
| 1971年 | 4004のトランジスタ数 | 2,300個 | インテル |
| 2011年 | 22nmの3次元トランジスタ、低電圧での性能向上 | 最大37% | インテル |
| 2021年版の予測 | チャネル長が頭打ちになる水準 | 約12nm | IRDS |
| 2021年版の予測 | ゲートの間隔(ピッチ)が頭打ちになる水準 | 38nm | IRDS |
IRDSは、半導体の国際的な技術の見通しをまとめるIEEEの活動です。2021年版の「More Moore」の章は、通り道の制御が難しくなるためチャネル長は12nm前後で止まり、ゲートの間隔は接点の場所(約14nm)を残すため38nmで止まると書いています。2031年以降は平面方向の縮小の余地がなく、回路を縦に重ねる段階に入るとしています。
「○nm」とゲート長は一致しない
「3nm」「2nm」といった世代の名前は、今はゲート長を指していません。IRDSも、世代の呼び方はファウンドリとIDMの間で合意がないと書いています。インテルの2021年の資料では、1971年の4004の「10µm」と並べて、第12世代のCoreの製造技術を「Intel 7」と表しています。数字の単位を付けない名前に変えた形です。
関連する用語
- チャネル:ゲートの下にできる電流の通り道。
- ゲートピッチ:隣り合うゲートの中心どうしの間隔。密度を決める寸法です。
- プロセスノード:製造の世代を表す名前。
- リーク電流:トランジスタを切ったときに漏れる電流。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
プロセスノード(nm)とは 製造の世代を表す呼び名、今は回路のどこの寸法も指さない
プロセスノードは、製造の世代を表す名前で、「2nm」は回路のどこかの長さを指すものではありません。TSMCの説明では、2nmの改良版「N2P」は3nmの「N3E」と比べ、同じ速さで電力を36%減らせます。
ゲート酸化膜とは ゲート電極の下の絶縁膜、2002年に原子5層分の1.2nmまで薄くなった
ゲート酸化膜は、ゲート電極とシリコンの間で電気を遮る薄い膜です。インテルは2002年8月、90nmの製造技術でこの膜を1.2nm、原子5層分まで薄くしたと発表しました。
リーク電流とは オフでも流れる漏れ電流、インテルは材料を替えてゲートの漏れを10分の1未満に
リーク電流は、トランジスタを切った状態でも流れる電流で、動いていない回路でも電力を使う原因になります。インテルは2007年、ゲートの材料を替えてゲートを抜ける漏れを10分の1未満にしたと発表しました。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。