論理合成とは　RTLの記述を論理ゲートのつながりに置き換える工程、キオクシアは電力を最大40%削減

論理合成は、チップの設計の中で、回路の「動き」を「部品のつながり」に変える工程です。設計者は、ハードウェア記述言語で、クロックの拍ごとにデータがどう移るかを書きます。これをRTL（レジスター転送レベル）の記述と呼びます。論理合成の道具は、このRTLを読み、ファウンドリが製造技術ごとに用意する部品の一覧（標準セルのライブラリー）から部品を選んで、つなぎ方を決めます。

何をしているか

論理合成は、大きく3つの段階で進みます。まず、RTLの記述を、特定の部品に依存しない一般的な論理の式に変えます。次に、その式を簡単にし、同じ働きをする、より少ない部品の形を探します。最後に、標準セルの中から実際の部品を割り当てます。

同じ働きの回路でも、部品の選び方で速さ、電力、面積（PPA）が変わります。速いセルは大きく電力を食い、小さいセルは遅くなります。設計者は、クロック周波数や入出力のタイミング、電力の上限を制約として与え、道具は制約を満たしながら面積と電力を減らす組み合わせを探します。出力は、部品とそのつながりを並べたネットリストです。このあと、配置配線の工程で、チップの上の位置と配線を決めます。

道具と使う会社の数字

シノプシスの発表に出てくる数字

発表	内容	数字
2018年11月6日	Fusion Compilerの発表：結果の質／完了までの時間	20%向上／2倍速
2021年12月2日	Fusion Compilerを使った顧客のテープアウト	500件超
2021年12月2日	対応した製造技術の範囲	40nm〜3nm
2021年12月2日	他社の道具と比べた平均の改善（上限）：性能／電力／面積	20%／15%／5%
2021年12月2日	キオクシアの直近のテープアウト：電力／面積	最大40%減／10%減

いずれもシノプシスの発表で、会社や顧客の説明による数字。キオクシアの例は、テスト用の回路を入れる道具TestMAXとの組み合わせ。

従来は、論理合成と配置配線は別々の道具で行い、合成の段階では配線の長さを正確には見込めませんでした。そのため、配置配線のあとに目標を外れ、合成からやり直すことがありました。Fusion Compilerは、合成から配線までを1つのデータの形と共通の計算の仕組みで扱います。サムスン電子は2021年の発表で、この仕組みと内蔵のタイミングと電力の解析で、設計のやり直しが減ったと述べています。

論理合成の道具は、EDAの大手2社が出しています。シノプシスとケイデンスが、それぞれ合成から配線までの道具をそろえています。

関連する用語

• RTL：回路の動きを、レジスターの間のデータの移り方で書いた設計データ。
• 標準セル：ファウンドリが用意する、論理の部品の設計の一覧。
• ネットリスト：部品とそのつながりを並べたデータ。論理合成の出力です。
• 配置配線：ネットリストの部品をチップの上に並べ、配線をつなぐ工程。