Foverosとは　インテルの3次元積層、Foveros Directは接続の間隔5µm未満

Foverosは、インテルが開発した、チップを縦に重ねて1つのパッケージにする技術の名前です。土台になるチップ（ベースダイ）の上に、計算をするチップなどを重ね、上下を細かい電極でつなぎます。インテルは同じ考え方の技術を、自社のCPUだけでなく、ファウンドリー（受託製造）の顧客にも出しています。

Lakefieldで初めて製品に

インテルは2020年6月10日、Foverosを使ったCPU「Lakefield」を発売しました。同社の発表では、論理のチップ2枚とDRAM2層を3次元に重ね、パッケージの大きさを12×12×1mmに抑えました。米国の10セント硬貨ほどの大きさだと説明しています。

Lakefieldの主な数字（インテルの2020年6月の発表）

項目	数字
パッケージの大きさ	12×12×1mm
重ねたもの	論理のチップ2枚、DRAM2層
CPUの心臓部	10nmの高性能コア1個、省電力コア4個
パッケージの面積	最大56%小さい
待機時の電力	2.5mW（Yシリーズ比で最大91%減）

メモリーを上に重ねたことで、外付けのメモリーが要らなくなりました。基板の面積も最大47%小さくでき、折りたたみの画面のパソコンなどに使われました。

はんだから直接の接合へ

「Foveros Direct」は、はんだの突起（マイクロバンプ）を使わず、銅の電極どうしを直接貼り合わせるハイブリッドボンディングを使います。インテルは2025年4月29日の発表で、Foveros Directの接続の間隔は5µm未満だとしました。

同じ発表では、最先端の製造技術「Intel 14A」のチップを、「Intel 18A-PT」の土台のチップにFoveros Directで重ねる組み合わせを示しました。Foverosの種類には「Foveros-R」と「Foveros-B」も加えています。チップを横に並べて小さなシリコンの橋でつなぐ「EMIB」（2.5次元）と組み合わせることもできます。

受託製造の顧客にも提供

インテルは先端パッケージを、自社のファウンドリー事業の柱の1つにしています。2025年4月には、後工程の受託大手の米アムコーとの新たな連携も発表しました。顧客がパッケージの技術を選ぶ幅を広げるためだと説明しています。同じ発表で、Intel 18Aは試作の段階の生産に入っており、2025年中に量産に入る見通しだとしていました。

関連する用語

• SoIC：TSMCのチップを縦に重ねる技術。Foverosの競合にあたります。
• EMIB：インテルの2.5次元の接続技術。チップの下に小さなシリコンの橋を埋め込みます。
• ハイブリッドボンディング：はんだを使わず、銅の電極と絶縁膜を同時に貼り合わせる接合。