SoICとは TSMCの「前工程」の3次元積層、2029年にA14どうしを重ねる
SoICは、TSMCがチップの上にチップを直接重ねてつなぐ技術の名前です。2023年に量産に入り、2029年には最先端のA14のチップどうしを重ね、チップ間の入出力の密度をN2どうしの1.8倍にする計画です。
- SoICは、TSMCがウエハーの工程でチップどうしを直接重ねる3次元の積層技術です。
- はんだの球を使わず、チップの表面の電極どうしを貼り合わせてつなぎます。
- TSMCは2023年に量産に入ったと説明しています。
- 2029年にはA14のチップどうしを重ねる品の生産を始める計画です。
SoICは「System on Integrated Chips」の略で、TSMCの3次元の積層技術の商標です。チップを横に並べるCoWoSと違い、チップを縦に重ねます。重ねたものは、そのあとCoWoSやInFOで、さらに大きなパッケージにまとめられます。
はんだを使わずに貼り合わせる
普通の積層では、チップの間に小さなはんだの突起(マイクロバンプ)を挟んでつなぎます。SoICは、チップの表面に並べた銅の電極と絶縁の膜を平らに磨き、そのまま貼り合わせます。この方式をハイブリッドボンディングと呼びます。突起がないぶん、電極の間隔を狭くでき、同じ面積でより多くの線をつなげます。
TSMCは、SoICを後工程ではなく「前工程の3次元IC」と位置づけています。2023年の事業の概要では、接合の密度、帯域、電力の効率、薄さを利点に挙げています。
世代の計画
| 時期 | 内容 |
|---|---|
| 2023年 | 量産に入る(チップをウエハーに重ねる方式の第1世代) |
| 2024年 | 熱の性能を高めた第2世代が生産段階へ |
| 2025年 | 表と表を向かい合わせて貼る方式で高密度の接続 |
| 2029年 | A14どうしを重ねる品の生産。入出力の密度はN2どうしの1.8倍 |
上の表のうち2025年までの項目は、TSMCの2023年の事業の概要に書かれた計画です。2029年の項目は、2026年4月の技術の発表会で示されました。
どこで使われるか
TSMCは、SoICが顧客の次の世代の旗艦のAI製品に使われると説明しています。重ねたチップは、CoWoSで横にHBMを並べる形と組み合わせられます。
貼り合わせの装置も伸びています。オランダのBEセミコンダクター(Besi)は、2026年1〜9月のハイブリッドボンディングの装置の受注が、2025年通年の2倍を超えたと発表しました。7〜9月期の全体の売上高は2億8,340万ユーロで、前年同期の2倍強でした。
競合の米インテルも同じ方向です。2025年4月の発表では、「Foveros Direct」で接続の間隔5µm未満のハイブリッドボンディングを使うとしています。
関連する用語
- 3次元実装:チップを縦に重ねて1つのパッケージにする実装。
- ハイブリッドボンディング:銅の電極と絶縁膜を同時に貼り合わせる接合。
- Foveros:インテルの3次元の積層技術。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
3次元実装とは HBMは貫通電極で、SoICとFoverosは直接の貼り合わせで重ねる
3次元実装は、チップを縦に重ねてつなぐ方式です。オランダのBesiは、2026年1〜9月のハイブリッドボンディングの装置の受注が2025年通年の2倍を超えたと発表しました。
Foverosとは インテルの3次元積層、Foveros Directは接続の間隔5µm未満
Foverosは、インテルがチップを縦に重ねる3次元の積層技術の名前です。2020年6月発売のLakefieldでは、論理のチップ2枚とDRAM2層を重ね、パッケージを12×12×1mmに収めました。
2.5次元実装とは TSMCは2028年に露光14回分の大きさへ
2.5次元実装は、GPUとHBMのような複数のチップを横に並べ、下に敷いた中継の板の細かい配線でつなぐ方式です。TSMCは2026年4月時点で露光5.5回分の大きさのCoWoSを生産しており、2028年には14回分に広げる計画です。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。