デナード則とは　小さくしても面積あたりの電力は変わらないという微細化の設計図

デナード則は、トランジスタを小さくしたときに、性能と電力がどう変わるかを示した規則です。ムーアの法則が「トランジスタの数が増える」という観察だとすると、デナード則は「増やしても熱で困らない」ことを支える設計の考え方でした。数十年にわたり、チップは世代ごとに速くなりながら、発熱の問題をあまり大きくせずに済みました。

1974年の論文

論文は、IBMのデナードらが米IEEEの論文誌「Journal of Solid-State Circuits」の1974年10月号に載せた「Design of Ion-Implanted MOSFET's with Very Small Physical Dimensions」です。論文は、トランジスタを3つの量で縮める方法を示しました。1つ目は、ゲートの絶縁の膜の厚さ、通り道の長さと幅など、すべての寸法を同じ割合κで縮めることです。2つ目に、かける電圧も同じκで下げます。3つ目に、基板の不純物の濃度をκ倍に上げます。論文ではκを5とし、通り道の長さを1マイクロメートルにした設計を示しました。

論文の表I　回路の性能の縮み方（κは縮める割合）

項目	変わる割合
寸法（膜の厚さ、長さ、幅）	1/κ
不純物の濃度	κ
電圧	1/κ
電流	1/κ
容量	1/κ
1回路あたりの遅れ	1/κ
1回路あたりの電力	1/κ²
電力密度	1

論文の説明では、電力と遅れを掛けた値はκ³倍よくなります。1回路の面積はκ²分の1になるので、電力密度は変わりません。このため、1つのチップに多くの回路を載せても、冷やす問題は基本的に変わらないとしています。κが5なら、1回路の電力は25分の1、遅れは5分の1です（計算）。

論文が書いていた弱点

論文は、規則がそのまま当てはまらない点も挙げていました。1つは、トランジスタが切れる直前の電流の流れ方（サブスレッショルドの特性）で、室温以上で使う限り、これは望むようには縮まないと書いています。もう1つは配線で、断面積がκ²分の1になるのに長さはκ分の1にしかならないため、配線の抵抗はκ倍に上がります。

電圧を下げ続けると、スイッチを切ったときに漏れる電流が増えます。このため、ある所から先は電圧をあまり下げられなくなりました。電圧が下がらないまま寸法だけを縮めると、面積あたりの電力は上がります。CPUの各社は、1つのコアの動作の速さを上げるより、コアの数を増やす方向に進みました。

今の半導体への影響

デナード則が崩れた後、面積あたりの電力と冷却は、チップの設計の大きな制約になりました。AI向けの半導体では特に目立ちます。独インフィニオンは2026年11月10日の決算説明で、新しいAIの処理チップの世代と計算の密度の上昇は、電力の密度の上昇と一体だと説明し、電源の部品の需要の増加につなげています。同社の2026年9月期のAI向けの電源の売上は17億ユーロでした。

関連する用語

• ムーアの法則：チップのトランジスタの数が約2年ごとに倍になるという経験則。
• MOSFET：デナード則が扱ったトランジスタの形。
• 微細化の限界：電流の漏れ、配線の抵抗、費用などで縮小が難しくなる問題。

インフィニオンは、2027年9月期のデータセンター向けの売上を約40億ユーロと見込んでいます。