ムーアの法則とは チップに載るトランジスタの数が約2年ごとに倍になるという経験則
ムーアの法則は、チップのトランジスタの数がおよそ2年ごとに倍になるという経験則です。1971年のインテルの4004は2,300個、エヌビディアのBlackwellのGPUは2,080億個で、約9,000万倍になりました(計算)。
- インテルの共同創業者ゴードン・ムーアが、1965年4月19日付の米誌「Electronics」で示した予測がもとです。
- 当初は「毎年倍」、1975年に「約2年ごとに倍」へ修正しました。
- 1971年の4004から2024年発表のBlackwellまで、倍になった回数は約26回で、平均すると約2年に1回です(計算)。
- 今は1枚のチップの微細化だけでなく、複数のチップを1つのパッケージにまとめて数を増やしています。
ムーアの法則は、半導体の集積度の伸びを表す経験則です。物理の法則ではなく、業界が目標として追いかけてきた目安です。チップに載るトランジスタが増えれば、同じ大きさのチップでより多くの計算ができ、トランジスタ1個あたりの費用は下がります。半導体の装置、材料、設計の会社の多くは、この伸びを前提に開発の計画を立ててきました。
1965年の予測と1975年の修正
インテルの説明によると、ゴードン・ムーアは1965年4月19日付の米誌「Electronics」(第38巻第8号)に寄せた文章で、チップに載る部品の数が、その後の10年はおよそ毎年倍になると予測しました。1975年には、伸びの速さを「約2年ごとに倍」に改めました。今「ムーアの法則」と言うときは、多くの場合、この2年ごとに倍の形を指します。
数字で見る50年余り
インテルが1971年に出した最初のマイクロプロセッサー「4004」のトランジスタは2,300個でした。エヌビディアが2024年に発表したAI向けのGPU「Blackwell」は2,080億個を持ちます。比べると約9,000万倍です(計算)。2の26乗が約6,700万、27乗が約1億3,400万なので、この間に倍になった回数は約26回、53年で割ると平均で約2年に1回です(計算)。
| 製品 | 年 | トランジスタの数 | 備考 |
|---|---|---|---|
| インテル 4004 | 1971年 | 2,300個 | 最初のマイクロプロセッサー |
| エヌビディア Blackwell | 2024年発表 | 2,080億個 | 2つのチップを1つのGPUとして動かす |
ただし、Blackwellは1枚のチップではありません。露光の装置で一度に作れる最大の大きさのチップを2枚並べ、1秒に10テラバイトの速さでつないで、1つのGPUとして動かしています。製造はTSMCの「4NP」という世代です。
倍にする手段の変化
長い間、トランジスタを増やす主な手段は、1個1個を小さくする微細化でした。製造の世代が1つ進むごとに、同じ面積に入るトランジスタが増えました。今も微細化は続いていますが、世代ごとの伸びは小さくなっています。TSMCの公表値では、N7はN16の3倍の論理回路の密度でしたが、N2PはN3Eの1.2倍です。
そこで、複数のチップを1つのパッケージにまとめる方法で、1つの製品のトランジスタを増やしています。インテルは2022年12月、1つのパッケージに1兆個のトランジスタを載せるための技術の取り組みを発表しました。
関連する用語
- デナード則:トランジスタを小さくすると、面積あたりの電力を保ったまま速くできるという法則。今は成り立たなくなった。
- プロセスノード:製造の世代の呼び名。「2nm」など。
- レチクルサイズ:露光の装置が一度に写せる最大の面積。1枚のチップの大きさの上限を決める。
TSMCは、2nmの次の世代のA14を2028年に量産する計画で、N2と比べて論理回路の密度を20%超上げるとしています。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
デナード則とは 小さくしても面積あたりの電力は変わらないという微細化の設計図
デナード則は、寸法と電圧を同じ割合で縮めると、回路は速くなり、面積あたりの電力は変わらないという法則です。IBMのロバート・デナードらは1974年10月の論文で、寸法を5分の1にして通り道の長さを1マイクロメートルにする設計を示しました。
プロセスノード(nm)とは 製造の世代を表す呼び名、今は回路のどこの寸法も指さない
プロセスノードは、製造の世代を表す名前で、「2nm」は回路のどこかの長さを指すものではありません。TSMCの説明では、2nmの改良版「N2P」は3nmの「N3E」と比べ、同じ速さで電力を36%減らせます。
微細化の限界とは トランジスタを小さくするほど増える4つの壁と、各社の乗り越え方
微細化の限界は、トランジスタを小さくするほど性能を上げにくく、費用が増える問題の総称です。TSMCの公表値では、N7はN16の3倍の論理回路の密度でしたが、2nmの改良版N2Pは3nmのN3Eの1.2倍にとどまります。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。