レチクルサイズとは　露光装置が1回で写せる範囲、1個のチップの大きさの上限を決める

半導体の回路は、レチクル（フォトマスク）と呼ぶ原版の模様を、光でウエハーに縮めて写して作ります。露光装置が1回の露光で写せる範囲には上限があり、その大きさをレチクルサイズ、またはレチクルの限界と呼びます。1枚のチップをこれより大きく作ることは、普通の方法ではできません。AI向けのGPUの大きさを考えるとき、まず効いてくる数字です。

26×33ミリの枠

原版の大きさは6インチ角です。ASMLの説明では、EUVの装置は原版の模様を4分の1に縮めて写します。こうして1回に写せる範囲は、ウエハーの上で横26ミリ、縦33ミリです。面積は約858平方ミリです（計算）。チップとチップの間には切り分けるための余白が要るため、1個のチップに使える面積はこれより少し小さくなります。

エヌビディアのGPU「GH100」のダイは814平方ミリで、この上限のすぐ近くにあります。次のBlackwellは、上限の大きさのダイを2枚並べ、つないで1つのGPUにしました。

High-NAで枠が半分に

ASMLとドイツのカール・ツァイスが2017年6月15日に米国の会議で示した資料によると、次の世代のHigh-NA EUV（開口数0.55）は、縦と横で縮める割合が違う「アナモルフィック」という光学系を使います。横は今と同じ4分の1、縦は8分の1に縮めます。光が原版に当たる角度を抑えるためです。

原版の大きさが同じなら、縦を8分の1に縮める分、写せる範囲は縦が半分になり、26×16.5ミリの「ハーフフィールド」になります。面積は約429平方ミリです（計算）。会社は、ハーフフィールドでは1枚のウエハーに写す回数が2倍になるため、台をより速く動かして生産性を保つ設計にしたと説明しています。今の装置の解像度は13ナノメートル、High-NAは8ナノメートルです。

露光装置が1回で写せる範囲

装置	縮める割合（横／縦）	範囲	面積
今のEUV（NA0.33）	4分の1／4分の1	26×33ミリ	約858平方ミリ（計算）
High-NA EUV（NA0.55）	4分の1／8分の1	26×16.5ミリ	約429平方ミリ（計算）

このため、High-NAで今の上限に近い大きなチップを作るには、2回に分けて写してつなぐか、チップを2つに分ける必要があります。

枠を超えるパッケージ

1枚のチップの大きさに上限があるため、複数のチップを1つのパッケージに並べて、大きな製品を作る方法が広がっています。TSMCは、GPUとHBMを並べて載せる「CoWoS」の大きさを、露光の範囲の何倍かで表しています。2026年4月23日の技術説明会では、範囲の5.5倍のCoWoSを今作っており、2028年に14倍の量産を始める計画を示しました。14倍では、大きな計算のチップを約10個、HBMを20個まとめられるとしています。2029年には、ウエハー全体を使う「SoW-X」で40倍の大きさを計画しています。

TSMCのパッケージの大きさの計画（露光の範囲の何倍か）

技術	大きさ	時期
CoWoS	5.5倍	生産中
CoWoS	14倍	2028年に量産
SoW-X	40倍	2029年

関連する用語

• ダイサイズ：1個のチップの面積。レチクルサイズが上限になる。
• EUV露光：波長13.5ナノメートルの光で回路を写す技術。
• CoWoS：TSMCの先端のパッケージ。複数のチップとHBMを1つにまとめる。

TSMCは、2nmの次の世代のA14を2028年、A13を2029年に量産する計画です。