ドライバとソフトウェアの層とは GPUとAIの応用の間に何段もの層、版の組み合わせが条件に
ドライバは、OSの中で半導体の部品とやりとりを受け持つソフトで、AIの計算はその上に何段もの層を積んで動きます。エヌビディアのCUDAの13系は、ドライバの580番台以上を必要とします。
トップ › 仕組み
仕組み
半導体とAIの用語と仕組み（343本、3ページ目）
ファームウェアとは 半導体の部品に組み込む土台のソフト、GPUやSSDやNICの中で動く
ファームウェアは、半導体の部品の中に書き込まれ、その部品を動かすための基本のソフトです。メタは、ファームウェアの更新などの計画した作業で、Llama 3の学習が54日間に47回止まったと報告しています。
DFT（テスト容易化設計）とは 回路に検査用の通り道を作る、数十億トランジスタの良品判定
DFT（テスト容易化設計）は、半導体を作った後の検査を速く確実にするため、検査用の回路を設計の段階で組み込む手法です。テスターの最大手アドバンテストは、2026年のロジック向けテスターの市場を115億ドル近辺と見ています。
タイミング解析とは 信号がクロックの拍に間に合うかを確かめる作業、ソシオネクストは所要時間を5分の1以下に
タイミング解析は、信号がクロックの1拍のうちに次の回路へ届くかを、チップ全体の経路で確かめる作業です。シノプシスは2022年、10億個を超える部品と数百の条件を持つ設計を扱える修正の道具を出し、ソシオネクストは所要時間を5分の1以下にしたと述べています。
配置配線とは 部品の位置を決めて配線を通す工程、AIの道具で面積を最大5%減らした例も
配置配線は、論理回路の部品をチップの上に並べ、その間を配線でつなぐ設計の工程です。シノプシスによると、SKハイニックスはAIで設計を最適化する道具を使い、最も進んだ製造技術でチップの面積を最大5%減らしました。
論理合成とは RTLの記述を論理ゲートのつながりに置き換える工程、キオクシアは電力を最大40%削減
論理合成は、人が書いた回路の動きの記述を、実際に作れる論理回路の部品の組み合わせに変える工程です。シノプシスは、合成から配線までを1つにまとめた道具Fusion Compilerで、顧客のテープアウトが500件を超えたと2021年に発表しました。
設計検証とは 製造の前に回路の誤りを探す工程、AMDはGPUの開発で最大200億ゲートを模擬
設計検証は、回路の誤りを製造の前に見つけるための工程です。シノプシスは、同社のエミュレーション装置ZeBu Server 5が600億ゲートを超える設計まで扱えるとしています。
テープアウトとは 設計を締めてマスクを作るデータを渡す節目、ここから先の修正は高くつく
テープアウトは、設計を確定させて製造用のデータを渡す、チップ開発の節目です。TSMCは2025年に、534社の顧客向けに1万2,682品目を製造したとしています。
NREとは 設計やマスクなど量産前の1回限りの費用、設計受託の会社は売上として受け取る
NREは、量産する数にかかわらず1回だけかかる開発の費用です。ソシオネクストの2026年4〜9月のNRE売上は218億円で、売上高994億円の21.9%を占めました（計算）。
マスクセット費用とは 層の数だけ要る原版一式の代金、試作は複数の設計で1組を分け合う
マスクセット費用は、チップの層ごとに必要なフォトマスクを一式そろえる費用です。TSMCは、複数の設計で1組のマスクを分け合う試作のサービスで、試作の費用を最大90%下げられると説明しています。
チップの面積と価格とは ウエハー代を良品の数で割る原価、大きなGPUは一部の回路を眠らせて出荷
チップの面積は、1個あたりの原価を左右する一番の要素です。TSMCの2025年の売上を出荷したウエハーの枚数で割ると、12インチ換算1枚あたり約8,160ドルになります（計算）。
熱設計とは チップから部屋の外まで熱の通り道を決める作業、GB200 NVL72はラックごと液冷
熱設計は、チップの熱を許容温度の中で外へ運び出す道筋と能力を決める作業です。エヌビディアはGPU72基を1つのラックに収めるGB200 NVL72を、液体で冷やす前提で設計しています。
TDP（熱設計電力）とは 冷却装置を選ぶための電力の目安、短時間なら超えることもある
TDPは、システムの設計者が冷却の能力を決めるための電力の目標値です。インテルはCore i9-14900Kの基本の電力を125W、最大のターボの電力を253Wとし、約2倍の差があります（計算）。
消費電力と発熱とは チップの電力はほとんどが熱に変わる、エヌビディアのH100は最大700W
チップが使う電力は、ほとんどが熱として出ていきます。エヌビディアのH100（SXM版）は1基で最大700W、GPU8基のDGX B200は装置1台で最大約14.3kWを使います。
クロック周波数とは 1秒に刻む拍の数、インテルのCPUは50年で750kHzから最大6GHzに
クロック周波数は、回路の動きをそろえる信号が1秒間に刻む回数です。インテルの資料では、1971年の4004は750kHz、2023年に出たCore i9-14900Kは最大6GHzで、その比は8,000倍です（計算）。
配線遅延とは 配線の抵抗と容量が信号を遅らせる、10nm以降は遅れの主な要因に
配線遅延は、配線の抵抗と、配線のまわりの容量によって信号が遅れる現象です。IEEEの国際ロードマップの2021年版は、10nmより先の世代では配線の抵抗と負荷の容量の積が遅れの主な要因になると書いています。
寄生容量とは 電極や配線の間に意図せずできる容量、ロームの100V品は入力容量1万1300pF
寄生容量は、回路の部品の間に意図せずできるコンデンサーの成分です。ロームのAIサーバー向けMOSFET、RY7P250BMの入力容量は標準で1万1,300pFあり、ゲートを動かすたびにこれを充電します。
リーク電流とは オフでも流れる漏れ電流、インテルは材料を替えてゲートの漏れを10分の1未満に
リーク電流は、トランジスタを切った状態でも流れる電流で、動いていない回路でも電力を使う原因になります。インテルは2007年、ゲートの材料を替えてゲートを抜ける漏れを10分の1未満にしたと発表しました。
しきい値電圧とは 電流が流れ始めるゲートの電圧、ロームのAIサーバー用MOSFETは2.0〜4.0V
しきい値電圧は、トランジスタがオフからオンに切り替わる境目のゲートの電圧です。ロームのAIサーバー向けの100V品RY7P250BMでは、2.0〜4.0Vの範囲に入るよう決められています。
ゲート酸化膜とは ゲート電極の下の絶縁膜、2002年に原子5層分の1.2nmまで薄くなった
ゲート酸化膜は、ゲート電極とシリコンの間で電気を遮る薄い膜です。インテルは2002年8月、90nmの製造技術でこの膜を1.2nm、原子5層分まで薄くしたと発表しました。
ゲート長とは トランジスタの電流の通り道をまたぐゲートの長さ、12nm前後で頭打ちの予測
ゲート長は、トランジスタの中で電流の通り道をまたぐゲートの長さです。IEEEの国際ロードマップ（IRDS）の2021年版は、実際の通り道の長さが12nm前後で縮まらなくなると予測しています。
シリコンバレーの歴史 1957年に8人がフェアチャイルドを創業、1970年ごろに今の呼び名
米カリフォルニア州のシリコンバレーは、1957年10月に8人の技術者がフェアチャイルドセミコンダクターを創業したことで、半導体の産地になりました。1956年にはロッキードの拠点が2万8000人を雇う地域最大の雇用主でした。
EUVの開発の歴史 1997年のEUV LLCから23年、2020年に量産へ
1997年9月11日、インテルなどの米企業連合と米エネルギー省の3つの研究所が、EUV露光の共同開発を発表しました。民間が3年で2億5000万ドルを出す計画で、EUVが量産の工場で使われ始めたのは23年後の2020年でした（計算）。
生成AIの歴史 2017年にTransformer、2020年にGPT-3の1750億パラメータ
生成AIの土台は、2017年6月12日に論文が投稿された「Transformer」です。翻訳の試験では、8基のGPUで3.5日学ばせて、英語からフランス語への翻訳で当時の単一モデルの最高点を出しました。
ディープラーニングとGPU 2012年のAlexNetはGTX 580を2基、学習に5〜6日
2012年のAlexNetは、ゲーム用のGPU2基で5〜6日かけて学習し、画像認識のコンテストで2位に大差をつけました。12年後のメタのLlama 3.1 405Bは、学習に3084万GPU時間を使い、AlexNetの約11万〜13万倍にあたります（計算）。
GPUの歴史 1999年にGeForce 256、2006年にCUDA エヌビディアの売上は9割超がデータセンターに
GPUの歴史は、1999年8月にエヌビディアが出荷を始めたGeForce 256から数えられます。2026年5〜7月期には、エヌビディアの売上高962億ドルのうち890億ドルがデータセンター向けでした。
マイクロプロセッサの歴史 1971年の4004は2300個、2003年のPentium 4は5500万個
マイクロプロセッサは、計算と制御の回路を1枚のチップに収めた部品です。インテルは1971年11月15日に、トランジスタ2300個の4004を発表しました。
集積回路の発明 1958年9月12日にTIで初の動作、平面型の量産技術はフェアチャイルドから
集積回路（IC）は、トランジスタや抵抗、コンデンサーを1枚の半導体の上にまとめてつくる部品です。1958年9月12日、TIのジャック・キルビー氏が研究室で初めて動かしました。
トランジスタの発明 1947年にベル研究所のゲルマニウムの小片から、1948年6月に公表
トランジスタは、1947年12月16日に米ベル研究所で生まれました。高純度のゲルマニウムに2つの金の接点を近づけて当てた部品が、入力の信号を最大100倍に増幅しました。
信越化学の半導体材料の歴史 1960年に高純度シリコン、2001年に300mmウエハーを商業生産
信越化学工業の半導体材料は、1960年に始めた高純度シリコンの製造が出発点です。その後、ウエハー、合成石英、ペリクル、フォトレジスト、フォトマスクブランクスと、露光の工程で使う材料に品目を広げてきました。